سنتز درخت کلاک در طراحی توان پایین مدارهای دیجیتال
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه کردستان - دانشکده مهندسی
- نویسنده مازیار محمدی
- استاد راهنما محمد فتحی هادی جهانی راد
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1393
چکیده
در مدارهای سنکرون دیجیتال، کلاک یکی از مهم ترین اجزاء است. کلاک سیگنالی است که از یک منبع گرفته شده و تعیین کننده فرکانس کاری مدار است. مصرف کننده های اصلی کلاک فیلیپ فلاپ ها هستند که در مسئله سنتز درخت کلاک ماجول خوانده می شوند. چون هدف ما ساختن درخت کلاک با انحراف صفر است بنابراین باید حتماً از ساختار درخت h استفاده کنیم. از آنجایی که محل قرار گرفتن ماجول ها قبل از ساختن درخت کلاک مشخص است. بنابراین ساختار درخت h از پیش تعیین شده، به عبارت دیگر تعداد سطوح درخت و نحوه ی ادغام شاخه های درخت و همچنین الگوهای فعالیت گره های مختلف آن مشخص است. بدین ترتیب حل مسئله سنتز درخت کلاک عبارت است از تعیین محل و تعداد گیت های مورد نظر برای شاخه های درخت h. با توجه به تعداد زیاد ماجول های به کار رفته در طراحی های دیجیتال و همچنین وجود شاخه های متعدد در درخت کلاک، تغذیه کننده این شاخه ها برای دست یابی به پیاده سازی بهینه درخت کلاک باید جواب های بسیار زیادی را با هم مقایسه کرد. معمولا در مسائلی از این نوع، از روش های محاسبات تکاملی نظیر الگوریتم ژنتیک با توجه به میزان قدرت جستجوی بالای آنها در یافتن جواب های بهینه مسئله استفاده می شود. برای استفاده از روش های تکاملی باید معیاری برای ارزیابی یک جواب مسئله تعریف شود که به تابع برازندگی مشهور است. در مسئله سنتز درخت کلاک این معیار را می توان براساس مقدار توان دینامیکی مصرفی درخت تعریف کرد. با این تعریف از تابع برازندگی، در مقایسه دو درخت کلاک برای یک مدار، درختی بهتر است که مقدار تابع برازندگی محاسبه شده برای آن مقدار کمتری داشته باشد. از آنجایی که توپولوژی درخت کلاک براساس تعداد ماجول های مدار تعریف می شود، لذا تعیین اینکه برای هر شاخه درخت، از دو حالت سیم تنها و سیم با گیت کنترل کدام انتخاب شود به الگوریتم تکاملی سپرده خواهد شد. الگوریتم تکاملی به کار رفته در این تحقیق نسبت به روش های پیشین از لحاظ توان مصرفی دارای نتایج مطلوب تری است. به عنوان مثال در مداری با 512 ماجول مقدار این بهبود برابر 25 درصد می باشد. ولی از جهت زمان اجرا روش پیشنهادی مخصوصاً در مدارهای با اندازه بزرگ، وضعیت مطلوبی ندارد.
منابع مشابه
طراحی توان - پایین سیستمهای دیجیتال براساس اصول سوئیچینگ آدیاباتیک
گرایش روزافزون به سمت جاپذیر ساختن سیستمهای با کارآیی بالا، توان مصرفی را به عنوان مهمترین مساله در طراحیهای دیجیتال و آنالوگ مطرح ساخته است . برای کاهش توان مصرفی روشهای متعددی در تمام سطوح طراحی (معمای، مدارˆمنطق، ترانزیستور و غیره) پیشنهاد شده است . یکی از منطقهای پیشنهاد شده برای این منظور، منطق آدیاباتیک است که با کوچک نگاه داشتن افت ولتاژ دو سر ترانزیستورها در هنگام سوئیچینگ و بازیابی انر...
15 صفحه اولطراحی رجیستر فایل توان- پایین در فناوری 90 نانومتر CMOS
عمده توان مصرفی در رجیستر فایل‌های سریع مربوط به مسیرهای خواندن است که با استفاده از مدارهای دینامیکی پیاده سازی می‌شوند. از این‌رو، یک تکنیک مداری جدید در این مقاله پیشنهاد می‌شود که بدون کاهش چشمگیر سرعت و مصونیت در برابر نویز، توان مصرفی رجیستر فایل‌ها را کاهش می‌دهد. در مدار دینامیکی پیشنهادی، شبکه پایین‌کش به چند شبکه کوچکتر تقسیم می‌شود تا عملکرد مدار افزایش یابد. همچنین شبکه های پایین‌کش...
متن کاملطراحی مدارهای فلیپ-فلاپ کم توان با قابلیت حفظ مقدار به فرم سلولهای استاندارد دیجیتال
پیشرفت پیوسته تکنولوژی cmos و کوچک شدن ابعاد باعث افزایش تراکم و در نتیجه افزایش کارآیی مدارهای مجتمع دیجیتال شده است. این افزایش تراکم علاوه بر پیچیدگی طراحی، با افزایش توان مصرفی مدار و اثرات دیگری مثل افزایش جریان مصرفی، حرارت تولیده شده و کاهش میزان قابلیت اطمینان مدار همراه است. همچنین اثرات مرتبه دو همچون جریانهای نشتی نیز به صورت مولفه موثر در توان مصرفی ظاهر شده اند به گونه ای که در تکن...
بکارگیری عناصر لچ در سنتز سطح بالای مدارهای دیجیتال
در طول چند دهه گذشته سنتز سطح بالا موقعیت خود را در سلسله مراتب اتوماسیون طراحی تثبیت نموده و با توجه به قابلیت آن در تسریع تولید طرح های vlsi جایگاه ویژه ای در صنعت تولید مدارهای مجتمع پیدا کرده است. سنتز سطح بالا شامل دو بخش اصلی زمانبندی عملیات و تخصیص منابع می باشد. تخصیص منابع خود به سه بخش تخصیص رجیستر، تخصیص واحدهای عملیاتی و تخصیص اتصالات تقسیم می شود. در بخش تخصیص منابع و در قسمت تخصیص...
15 صفحه اولطراحی مدارهای دیجیتال توان پائین با استفاده از خانواده های دینامیکی کنترل شونده با اطلاعات
در تکنولوژی های پیشرفته ی امروزی پیاده سازی یک سیستم کامل با سرعت پردازش بالا و فضای اشغالی کم بر روی تراشه امکان پذیر شده اما با توجه به چند برابر شدن تعداد ترانزیستورها بر روی تراشه نه تنها اتلاف توان کلی مدار کمتر نشده، بلکه بحرانی تر نیز شده است. در مدارهای دینامیکی بار بیش از حد سیگنال پالس ساعت که علاوه بر رجیسترها، گیت های دینامیکی را نیز تغذیه می کند موجب مصرف بالای توان بخصوص در مدارها...
15 صفحه اولمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه کردستان - دانشکده مهندسی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023